imec、超大容量メモリを製造可能な3D NAND技術で強誘電体セルを試作

ベルギーの研究開発機関であるimecを中心とする研究チームは、超大容量不揮発性メモリの製造技術である「3D NAND技術」を強誘電体メモリに応用し、メモリセルを試作した結果を国際学会IEDM(米国カリフォルニア州サンフランシスコで開催)で12月3日(現地時間)に公表した(講演番号および論文番号は2.5)。

2013年に商業生産がはじまった3D NANDフラッシュ技術

　この研究には、2つの背景がある。背景の1つは、フラッシュメモリ製造技術のブレークスルーとしての3D NAND技術の登場と、その商業的な成功である。3D NANDフラッシュ技術によるメモリ量産は2013年にはじまった。2016年頃には、NANDフラッシュメモリにおける主力の量産技術としての地位をほぼ確立した。

　ここで「3D NAND技術」とは、シリコンダイ表面に垂直な方向に積み重ねたメモリセルを一気に製造する技術を指す。「メモリスルーホール技術」あるいは「パンチ・アンド・プラグ技術」と呼ばれることもある。

　重要なのは製造工程にある。制御ゲート(ワード線)膜と絶縁膜を交互に積み重ねてから、トランジスタのチャンネルに相当する細長い孔(メモリスルーホール)のアレイを一気に形成する。メモリスルーホールの数は、ウェハ当たりでは数兆本に達する。メモリスルーホールの内壁には電荷を捕獲する絶縁層(シリコン窒化膜)を均一に成膜し、孔の残りを多結晶シリコンのチャンネルで埋め込む。こうすると64層といった数多くのワード線層数を備えた膨大な数のセルストリングを高いスループットで作れる。

10nmの薄さで強誘電性を維持する材料が2011年に発見

　もう1つの背景は、10nm程度にまで薄くしても良好な強誘電性を示す薄膜材料の発見である。ハフニウム酸化物の薄膜に、ある特定の工夫を加えると強誘電体に変化することが明らかになったのだ。

　このことは2011年の国際学会IEDMで公表された。一昨年(2016年)の国際学会IEDMでは、研究企業であるドイツのNaMLabらがシリコンファウンダリGLOBALFOUDRIESと共同で、28nmのCMOS技術による64Kbitの強誘電体不揮発性メモリを試作発表した。

　強誘電体のハフニウム酸化物を使った不揮発性メモリのセルには、おもに2通りの構成がある。1つはDRAMセルと類似の構造で、1個のセル選択トランジスタと1個の強誘電体キャパシタで構成する方法である。もう1つは、フラッシュメモリのセルトランジスタと同様に、1個のトランジスタ(「強誘電体トランジスタ」あるいは「FeFET」と呼ばれる)がセル選択とデータ記憶を兼ねる方法である。記憶密度が高くなるのは、明らかに後者だ。

「メモリスルーホール」技術で超高密度の強誘電体メモリを具現化

　ここでimecが考案したのが、強誘電体トランジスタ(FeFET)のセルアレイを3D NANDフラッシュの「メモリスルーホール」技術によって製造することである。昨年(2017年)6月に国際学会VLSIシンポジウムでimecは、このような構想を発表した。原理的にはフラッシュメモリと同様に、記憶密度を大幅に高められる。

FeFETは、制御ゲート(ワード線)と、ゲート絶縁膜(強誘電体薄膜と薄い酸化窒化膜)、チャンネル(基板)でおもに構成される。これに対して3D NANDフラッシュメモリのセルトランジスタは制御ゲート(ワード線)とゲート絶縁膜(電荷捕獲用窒化膜と酸化膜)、チャンネル(基板)でおもに構成されており、セルトランジスタの構造が非常に良く似ている。

　したがって3D NANDフラッシュメモリのセルトランジスタでゲート絶縁膜の部分を強誘電体薄膜に置き換えると、「原理的には」3D NANDタイプの大容量強誘電体不揮発性メモリを実現できる。DRAMはもちろんのこと、3次元クロスポイント構造の大容量不揮発性メモリすらも、記憶容量と記憶密度で超える可能性がある。強誘電体メモリなので、書き換えの速度はフラッシュメモリよりも高くなることが期待できる。

3層のゲート層に対してメモリスルーホールを形成

　そして今年(2018年)の12月に国際学会IEDMでimecは、3D NAND技術(メモリスルーホール技術)によって製造した強誘電体セルアレイを試作し、不揮発性メモリとしての動作を確認するとともに、長期信頼性の評価結果を公表した(講演番号および論文番号は2.5)。

　試作したセルアレイは、3層のゲート層で構成される。すなわちトランジスタの数は3個である。ただし最上層と最下層のゲート層は選択ゲートとなるので、実際にデータを読み書きするのは中央のゲート層によるセルトランジスタだけである。

セルトランジスタのチャンネル長は約50nm、強誘電体材料である二酸化ハフニウム(HfO2 : Siドープ)の厚みは15nmである。チャンネルの材料はn型アモルファスシリコン。メモリスルーホールの直径は70nm～100nm。セルトランジスタのオン電流は約1μA、オフ電流は数pAである。

10V、100nsの電圧パルスを印加して書き込みと消去を確認

　データの書き込み動作と消去動作は、極性の異なる10Vのパルス電圧(パルス幅は100ns)を印加して実行した。しきい電圧のウインドウ(差分)は最大で2V程度を得ている。

　初期試作のせいか、書き込みと消去の特性はあまり良好とは言えない。10サイクルの書き換え(書き込みと消去)を繰り返しただけでも、しきい電圧のばらつきがかなり大きい。消去動作後のしきい電圧はばらつきはややせまいものの、それでも1V程度のばらつきがある。書き込み動作後のしきい電圧のばらつきがかなり大きく、4Vほどにまで広がってしまっていた。

書き換えを繰り返したときの特性(エンデュランス)は、1万回(10の4乗回)まで確認した。これもまだ、あまり良好とは言いにくい。書き込み動作ではしきい電圧がまず低下し、ウインドウが広がる。10～100回ほどでしきい電圧はもっとも低くなり、ウインドウは最大になる。そのあとはしきい電圧が急速に上昇していく。一方、消去動作ではしきい電圧は比較的安定で、ゆっくりと下がっていく。

書き込み動作による特性があまり良好ではない理由として、二酸化ハフニウム薄膜の強誘電体特性の膜内ばらつき、二酸化ハフニウム薄膜内部の欠陥による電荷の捕獲などを挙げていた。追加実験からは、二酸化ハフニウム薄膜内部の欠陥が電子を捕獲しており、このことがセルトランジスタのしきい電圧をずらしていることが明らかになった。欠陥の低減が課題だ。

　高温でデータを保持したときの特性(データリテンション)は、温度85℃の条件で100時間まで確認した。消去動作によるしきい電圧は安定しているものの、書き込み動作によるしきい電圧は100時間でも明らかな上昇が起きていた。二酸化ハフニウム膜の欠陥に捕獲された電子が熱エネルギーを得て放出されたことにより、しきい電圧が変動している可能性がある。

3D NANDフラッシュメモリで開発された独特の製造技術(メモリスルーホール技術、パンチ・アンド・プラグ技術)は、原理的にはほかの不揮発性メモリにも適用は可能である。言い換えるとフラッシュメモリ以外の不揮発性メモリにも、高層化による記憶密度向上のチャンスがある。その最初の研究例が、強誘電体メモリとの組み合わせだ。

　当然ながら、初期試作の段階では良好なデータは得られないだろうし、今回の結果は当然だとも言える。強誘電体メモリの研究開発における挫折の繰り返しを知っている筆者としてはむしろ、最初の試作結果としては非常に高い水準のものが出てきたとすら、考える。強誘電体メモリ開発のノウハウと3D NANDフラッシュ製造のノウハウが本格的に融合すれば、性能は著しく改良されるように見える。そのためには、製造装置ベンダーの協力が欠かせないだろう。今後の発展がおおいに期待できる研究成果だ。